Mục lục:
2025 Tác giả: John Day | [email protected]. Sửa đổi lần cuối: 2025-01-23 15:15
Trong hướng dẫn này, chúng tôi sẽ thiết kế một SPI Bus Master từ đầu trong VHDL.
Bước 1: Tổng quan về SPI
- SPI là một bus nối tiếp đồng bộ
- Sự phổ biến và đơn giản của nó đã khiến nó trở thành một tiêu chuẩn thực tế trong giao tiếp nối tiếp
- Xe buýt song công
- Giao thức đơn giản và nằm trong số các xe buýt nối tiếp nhanh nhất
Bước 2: Thông số kỹ thuật thiết kế
Đây là các thông số kỹ thuật của SPI Master mà chúng tôi sẽ thiết kế:
- Hỗ trợ tất cả bốn chế độ hoạt động; có thể cấu hình động
- Đồng hồ cho phép điều khiển để tiết kiệm năng lượng
- Độ dài và tốc độ từ có thể định cấu hình tĩnh
- Ngắt đơn cho cả truyền và nhận
Bước 3: Bắt đầu tắt
Trước hết, IP của chúng ta nên có hai giao diện. Một là giao diện nối tiếp và khác là giao diện song song. Giao diện nối tiếp bao gồm các tín hiệu tiêu chuẩn de-facto của SPI: MOSI, MISO, SS, SCLK.
MOSI đôi khi được gọi là SDO và MISO đôi khi được gọi là SDI.
Giao diện nối tiếp được sử dụng để giao tiếp với các thiết bị ngoại vi bên ngoài, tức là SPI nô lệ.
Giao diện song song được sử dụng để giao tiếp với máy chủ của chúng tôi, tức là một bộ vi điều khiển hoặc bộ vi xử lý, thực sự cho Master biết dữ liệu nào phải được truyền và nhận nối tiếp thông qua các đường nối tiếp. tức là, tất cả các bus dữ liệu thuộc giao diện song song.
Chúng tôi có một đồng hồ toàn cầu thúc đẩy logic SPI bên trong, cũng như SCLK, chúng tôi tạo ra bên trong.
Chúng tôi cũng có một số tín hiệu điều khiển như cho phép ghi, cho phép đồng hồ. Và ngắt và các tín hiệu trạng thái khác.
Vì chúng ta phải đối phó với các điều kiện điều khiển phức tạp, nên việc thiết kế các IP truyền thông nối tiếp như một FSM sẽ đơn giản hơn. Chúng tôi cũng sẽ thiết kế SPI master như một FSM. FSM sẽ được điều khiển bởi một đồng hồ bên trong khác gấp hai lần SCLK. Đồng hồ bên trong đó được tạo bằng cách sử dụng bộ đếm đồng bộ từ đồng hồ toàn cục.
Tất cả các tín hiệu điều khiển trên các miền đồng hồ chéo đều có bộ đồng bộ hóa để an toàn hơn.
Bước 4: Chế độ xem RTL của SPI Master Core và các dạng sóng mô phỏng
Đây là một thiết kế RTL trần không sử dụng các IP FPGA chuyên dụng. Do đó, nó là một mã di động hoàn toàn cho bất kỳ FPGA nào.
Đề xuất:
Thiết kế trò chơi trong Flick trong 5 bước: 5 bước
Thiết kế trò chơi trong Flick trong 5 bước: Flick là một cách thực sự đơn giản để tạo ra một trò chơi, đặc biệt là một thứ gì đó như câu đố, tiểu thuyết trực quan hoặc trò chơi phiêu lưu
Trồng nhiều rau diếp trong ít không gian hơn hoặc Trồng rau diếp trong không gian, (nhiều hơn hoặc ít hơn).: 10 bước
Trồng nhiều rau diếp hơn trong ít không gian hơn hoặc … Trồng rau diếp trong không gian, (Nhiều hơn hoặc ít hơn): Đây là bài dự thi chuyên nghiệp cho Cuộc thi trồng trọt ngoài Trái đất, được gửi thông qua Huấn luyện viên. Tôi không thể vui mừng hơn khi được thiết kế cho sản xuất cây trồng vũ trụ và đăng Tài liệu hướng dẫn đầu tiên của mình. Để bắt đầu, cuộc thi yêu cầu chúng tôi
Thiết kế bộ điều khiển bộ nhớ đệm liên kết đặt bốn chiều đơn giản trong VHDL: 4 bước
Thiết kế bộ điều khiển bộ đệm liên kết bốn chiều đơn giản trong VHDL: Trong phần hướng dẫn trước của tôi, chúng ta đã biết cách thiết kế bộ điều khiển bộ đệm được ánh xạ trực tiếp đơn giản. Lần này, chúng tôi đi trước một bước. Chúng tôi sẽ thiết kế một bộ điều khiển bộ đệm kết hợp bốn chiều đơn giản. Thuận lợi ? Tỷ lệ bỏ lỡ ít hơn, nhưng với cái giá phải trả là
Thiết kế bộ điều khiển ngắt có thể lập trình trong VHDL: 4 bước
Thiết kế Bộ điều khiển ngắt có thể lập trình trong VHDL: Tôi bị choáng ngợp bởi loại phản hồi mà tôi nhận được trong blog này. Cảm ơn mọi người đã ghé thăm blog của tôi và thúc đẩy tôi chia sẻ kiến thức của mình với các bạn. Lần này, tôi sẽ trình bày thiết kế của một mô-đun thú vị khác mà chúng ta thấy trong tất cả các SOC - Interrupt C
Thiết kế I2C Master trong VHDL: 5 bước
Thiết kế I2C Master trong VHDL: Trong hướng dẫn này, sẽ thảo luận về Thiết kế I2C Master đơn giản trong VHDL. LƯU Ý: nhấp vào từng hình ảnh để xem hình ảnh đầy đủ